• 主分类
  • 内部板块
北理论坛 >> 招聘信息 >> 浏览帖子
  
新帖 人气 热门 在线 帮助 关闭左侧栏
面向非微电子专业学生的微电子就业免费培训
浏览:328  回复:1
edaeda 2019/5/8 20:01:19 编辑 1 楼

    目前,微电子专业就业形势很好,公司经常招聘不到合适的应届毕业生。

联系方式:  support@microscapes.com.cn  
微信公众号:  microscapes8   
 

   由于微电子专业的学生数量有限,部分集成电路公司寻找其它专业的优秀毕业生来从事微电子专业的研发。如果非微电子专业的学生在毕业前参加一些有关微电子就业的培训,对其就业很有帮助。


背景:


目前,国内IC公司对Runset开发和QA有需求的公司主要分为2大类:第一类是Foundry内部的Runset团队,需要招聘合适的工程师进行该项工作。第二类是Fabless设计公司,他们需要对Foundry提供的Runset进行局部修改或者优化,同样需要招聘Runset工程师。

不过,在招聘过程中,用人单位感觉到要找到合适的Runset工程师并不容易,主要原因是:Runset开发是一个很窄的领域,在高校微电子专业中并不设置这类课程,高校刚毕业的学生很难有该领域的工作经验。同时,在人才提供端,大部分微电子专业的学生更愿意从事IC设计工作,而不愿意从事Runset开发工作,因为二者的薪酬水平还是有一定差距的。

由于以上原因:国内Runset开发领域就出现了用人单位找不到合适的应聘人员、高校学生不原因从事该项工作的尴尬状况,如何破解这个难题呢?

首先分析一下该领域对工程师人数的需求,目前中国大陆大约有20个左右的Foundry厂商,假设每个公司需要10名工程师,则累计需要200多名专职的工程师。除此之外,IC Fabless设计公司仅有少数公司有兼职工程师的需求,即该工程师不仅需要会Runset开发及QA,还要从事IC设计工作。这类公司数目大约有100个,假设每个公司需要1人,则累计也需要100人左右。2类公司合计总人数需求为300名左右。


从上述数据可以看到,在人才供给端,一个全国每年仅有几百人新增需求的领域,任何高校都不会专门设置这样一个专业来进行培训。在人才需求端,用人单位的策略是:既然不能直接找到有经验的工程师,就干脆找应届毕业生,然后公司通过内部培训来逐步提升工程师的水平。

看上去,这个策略也不错。但是,用人单位内部培训有一个问题:内部内容偏重于实用化操作,比较忽视理论和原理的培训。这个问题在IC设计的其它领域并不突出,原因是:高校的微电子领域课程中有大量的理论和原理的学习,针对IC设计本身的原理,学生在学习期间已经掌握得很好了,到了工作岗位上,他重点是进行实用化工程和学习和应用。而在Runset领域,由于招聘的学生在该领域既没有理论基础,也没有实践经验,他工作后要快速提高自己的水平有一定局限性。

为了解决上述问题,我们提出一个Runset人才培养的新方案:由在工业界工作了多年既有理论基础又有实践经验的工程师开设一个专门培训Runset人才的培训班。该培训班的特点是:

1 每班培训人数20人,采用小班培训,个性化辅导。
2 培训中既有理论基础,也有实践操作。
3 培训完全免费。
4 培训对象:高校研究生或者本科生微电子领域,也可以是数学、物理等专业理论比较好的学生。选择部分非微电子专业学生的原因是:微电子专业学生更倾向于从事IC设计。当然,如果微电子专业的学生感兴趣,也欢迎参加。
5 培训时间为每周一天,总计10周。
6 培训地点,选择在北京高校的培训教室,最好有上机实习环境。


通过上述培训,达到如下目标:

1 学生应聘Runset开发与QA职位的成功率明显提升。
2 用人单位招聘培训后的学生,可立即投入项目开发工作,减少内部培训时间。
3 学生的理论和实践水平较高,今后在解决公司技术难题,提升公司技术水平方面有较大潜力。


附录1:  培训主要内容

 
培训内容主要有:

1.  DRC Rule的开发和验证
    a.  基本规则Width, Spacing, Enclosure, Overlap的描述与开发
    b.  带有约束条件的规则描述与开发:Line End Spacing,  Run Length Spacing,  Rectangle Enclosure, End of Line Enclosure,  Voltage Depend Spacing,  Array Contact Spacing等。
    c.  天线效应规则(Antenna Rule)的描述与开发
    d.  与密度相关的规则(Density Rule)的描述与开发
    e.  复杂器件规则(Device Rule)的描述与开发
    f.  先进工艺带有FinFet,离散点规则的描述与开发
    g.  采用自动test pattern生成工具进行DRC Rule的验证
    h.  层次化(hierarchical)与扁平化(flatten)的比较
    h.  分析和优化DRC Rule的规则
    i.  主流DRC软件Calibre,  PVS,  ICV,  Assura,  Hercules工具的语法简介。
   
2.  LVS Rule的开发和验证
    a.  工艺连接关系的建立
    b.  基本器件MOS, RES, DIO, CAP, BJT, VARACTOR, MIM的描述
    c.  识别层与器件Terminal的定义
    e.  器件属性Property的计算
    f.   WPE效应的计算
    g.   ERC的检查
    h.  LVS  Option的含义
    i.   自动test pattern生成工具进行LVS Rule的检查
    j.   主流DRC软件Calibre,  PVS,  ICV,  Assura,  Hercules工具的语法简介。
    
   


3.  RCX Rule的开发和验证
    a.  工艺纵向(Cross View)图的描述含义
    b.  如何把原始工艺纵向描述图转换为itf(mipt, ict)格式的文件?
    c.  如何把itf(mipt, ict)文件转换为StarRC, XCalibre, QRC的命令文件?
    d.  如何把StarRC, XCalibre, QRC的命令文件与LVS命令文件结合,提取寄生参数?
    e.  3维计算与2.5维计算的原理和应用
    f.  如何比较不同工具StarRC, XCalibre, QRC的精度?
    g.  自动test pattern生成工具进行RCX Rule的验证
    

4.  ESD/Latch up Rule的开发与验证
    a.  常见ESD, Latch up Rule的描述
    b.  隔离或者挡住问题是Latch up Rule的关键问题
    c.  如何书写隔离或者挡住规则
    d.  如何书写Total Width的规则
    e.  如何书写电阻计算的规则
    f.   实际运行结果分析

5.   Pcell QA工具Barde的使用
    a.  自动把Pcell CDF数据包括最大值、最小值导入excel表格
    b.  自动比较不同版本的Pcell不同
    c.   自动比较Pcell参数与Spice Model的不同
    d.  自动对Pcell参数进行全面组合的LVS验证
    e.  自动对Pcell的连接关系和Terminal进行验证
    f.   自动对Pcell的Call Back函数进行验证
    g.  自动对Pcell进行hspice, spectre的前后仿真,比较与设计需求的误差
    h.  自动对Pcell进行ERC的验证
    i.   自动对Pcell进行全面组合的DRC验证
    j.   自动对参数设置进行分组管理,减少设置工作量






附录2: 培训反馈

上海培训反馈:

    公司在上海举行了一次面向工程师的免费“DRC/LVS/RCX Runset"培训,该培训借鉴了互联网的互动模式,在eetop和水木清华上发贴,通过自下向上的方式吸引来自不同公司的工程师参加该培训,受到了广大工程师的热烈欢迎。
    培训讲师具有10年以上的Runset核心算法开发经验和9年以上的Runset应用开发经验,在两天地时间内,深入浅出地把DRC/LVS/RCX的原理和应用做了系统性和专业性的介绍,并且与工程师进行了深入交流和讨论。
    一位参与培训的工程师反馈:之前我对DRC/LVS/RCX都有过全面地使用,也修改过DRC/LVS/RCX Runset,但是没有一个系统性和原理性的深入理解,通过培训,我掌握了这些领域的基本原理和应用背景,对我今后工作大有益处。
    另一位工程师反馈:之前我也参加过类似的Runset培训,但是该类培训仅仅是从语法上讲DRC/LVS/RCX Runset,没有从Design rule与Runset的联系本质上讲述,而本次培训侧重于如何理解Design Rule的精确含义,如何把Design Rule转换成Runset这个角度进行了详细讲述。这个角度的讲述是国内第一次听到,这是一个需求导向性的培训,而不是传统的过程导向型的培训,实用性远远大于其它类型的培训。
    还有一位工程师反馈:我之前修改过Foundry提供的DRC Runset,也检查发现过Foundry提供的Runset的错误,但是不知道如何系统地对Runset进行验证,本次培训不仅讲述了Runset如何开发,而且重点讲述了Runset如何进行准确全面地验证,掌握了该方法对我今后验证Runset的准确性很有帮助。

     总结工程师的反馈,本次培训的内容核心为3点:

1.   如何准确地理解Design rule的含义
2.   如何把Design Rule转换为DRC/LVS/RCX Code
3.   如何验证DRC/LVS/RCX Code与Design Rule的一致性

    传统的培训仅仅讲述第2点,并且是仅仅讲述第2点的Code语法描述,不讲述Design Rule到Code的转换原理和思路。而本次培训把全流程进行了充分的讲解和分析,是对传统培训的一个根本性的变化。

     
深圳培训反馈:

公司在深圳举行了DRC Runset/LVS Runset/RCX Runset/ESD_Latchup Runset和Pcell QA的培训,与在上海/北京的培训内容相比,本次培训增加了如何通过xcal工具快速阅读和理解DRC code的内容,培训内容随着听众的反馈和建议一次比一次丰富,受到了工程师的好评。

一位参加深圳培训的工程师写到:“感谢2位博士给我们带来精彩的drc/lvs/esd/rcx/pcell等方面的介绍。你们辛苦了! 也期待两位博士再次来深圳介绍新的产品。 作为同为eda届的同行,深知自主研发eda是一条及其艰难的路。但庆幸的是 ,有这样的国内企业一直在这个领域坚持着。真心希望国内能够多一些这样的企业,去从最基础的eda软件层面来帮助我们国内企业提高设计质量,提升产品竞争力。 目前市面上的传统商业巨头Synopsys,Cadence,Mentor能够普遍使用,其实也是依靠广大用户的一直使用和反馈得以发展到今天这个局面的。 所以真心希望大家能给像这样的企业多一些支持,多使用以及多多提一些建议。”

另一位工程师写道: “培训很精彩,受益良多,下次还捧场。中国芯发展太需要这样的企业了。” 



附录3: 典型Runset开发与QA职位招聘需求:


--------------------------------------------------------


职责描述: 

1. 负责Calibre DRC LVS XRC Command file撰写与Maintain ; 
2. 熟悉Cadence PDK 开发及维护 ; 
3. 熟悉ADS PDK开发及维护; 
4. 良好的沟通能力及责任心。

任职要求: 

1.本科以上学历,3 年PDK相关经验; 
2. 熟悉calibre drc lvs xrc并具备完整开发经验; 
3. 熟悉使用shell。


--------------------------------------------------------

岗位描述:  Runset开发
1、熟悉半导体工艺流程、器件物理结构
Familiar with semiconductor process flow, device physical structure
2、掌握calibre/ICV/PVS物理验证工具,并能够独立开发DRC/LVS
Proficient at calibre/ICV/PVS physical verification tools, to develop DRC/LVS independently
3、掌握StarRC/QRC/xRC寄生参数抽取工具,并能够独立开发LPE
Proficient at StarRC/QRC/xRC parasitic parameter extract, to develop LPE independently
4、掌握Virtuoso版图设计工具,能够独立完成DRC/LVS/LPE的验证
Proficient at Virtuoso, complete DRC/LVS/LPE verification independently
5、学习TCL/perl等脚本语言,实现开发与验证自动化
To study TCL/perl script, realize Runset development and verification automatization
6、客户PDK-Runset方面的设计支持
PDK application support at customer's request
7、工程师的PDK知识培训
Engineer's PDK knowledge training
8、其他:完成部门经理(上级主管)交办的其他任务。
Other: complete the tasks assigned by department manager.

所需教育水平与技能 (EDUCATION AND EXPERTISE REQUIRED)
1、电子工程,半导体物理,微电子等专业大学本科毕业以上。
Bachelor degree, or above, in EE,semiconductor physics, microelectronics etc.
2、具备较扎实的半导体物理、器件和相关的集成电路制造工艺知识,并熟悉代工厂的集成电路设计支持流程
Solid knowledge in semiconductor physics, device physics and IC processes, familiar with foundry's IC design support flow.
3、在集成电路设计公司或代工企业有3年以上独立从事DRC/LVS/版图设计/PDK集成等文件编写和验证方面的工作经验,或有相关经验的优秀应届本科毕业生/研究生;
Above 3 year working experiences with DRC/LVS/layout/PDK-integration in IC design house or foundry(BS/MS graduate well experienced in related IC design support package is also acceptable).
4、熟练使用EXPERT和CADENCE-LAYOUT等集成电路版图设计工具,熟练使用DRACULA/CALIBRE/PAS等相关工具。
Well experienced in EXPERT and CADENCE EDA layout tools and experienced in DRACULA/CALIBRE/PAS tools.
5、熟悉UNIX操作系统
Very familiar with UNIX
6、流利的英语说、写、读流利。
Proficient English in speaking, writing, listening.


--------------------------------------------------------

职位描述:
1)基于PAS平台/skill语言独立开发PDK;library,包括pcell,callback,CDF,symbol;view等;
2) 掌握Cadence;virtuoso,calibre/pvs/icv等相关EDA工具,独立完成PDK的仿真验证及物理验证;
3) 熟悉器件物理结构、Layout;Design;Rule及spice;model,能根据客户及工艺的具体要求完成PDK的开发;
4) 学习TCL/perl等脚本语言,实现PDK开发和验证的自动化。 
   
--------------------------------------------------------

岗位职责:
1.根据design rules,开发和维护DRC/LVS/RCX/PERC runset;
2.利用Perl, Skill, Shell等根据产品研发的要求,独立开发专用script;
3.安装和维护各种EDA工具;
4.安装和维护Fab厂商提供的PDK、Standard Cell、IP等。


--------------------------------------------------------

职位描述:
1  按设计部门需求建立,检查及维护PDK。
2  熟悉商用EDA环境下的Pcell工具流程,具备Pcell制作技巧,熟悉相关脚本语言;
3   DRC,LVS及RCX:能开发制做DRC,LVS或PEX的Runset,熟悉商用软件的开发流程及脚本语言;
4   有Lunix环境下的实务经验,有一定编程能力,熟悉例如Skill,TCL,Perl,或python等语言;
5   具备团队合作能力,沟通协调能力及能独立分析解决问题。

任职资格:
1. 电子科学与技术、微电子学与固体电子学及计算机等相关专业,本科及以上学历;5年以上相关工作经验
2. 必须有2年以上编写Calibre DRC code的经验,有过BCD工艺平台上的DRC coding经验;
3. 需有Calibre Perc开发经验;
4. 有Totem EM/IR drop分析经验的优先;
5. 熟练掌握PDK开发,EDA工具,CAD脚本开发技能。


--------------------------------------------------------

岗位职责:
1.独立开发PDK library,包括Pcell、callback、CDF、symbol view等;
2.完成物理验证文件开发;
3.负责设计服务平台维护,为客户提供设计服务技术支持。

岗位要求:
1.熟悉集成电路设计相关知识;
2.熟悉Cadence virtuoso版图工具,熟悉PAS等PDK开发软件;
3.能够独立开发PDK library,DRC/LVS文件、Pcell等;
4.熟悉skill语言或TCL/perl等脚本语言;
5.良好的英语读写能力,良好的数字电路设计和验证技巧,能独立解决较复杂问题。
6.微电子、电子信息及相关专业

--------------------------------------------------------

岗位职责:
1、负责工艺PDK的维护和升级;
2、负责LVS/DRC 的Command File维护和修改;
3、负责绘制标准单元库和维护。

任职要求:
1.微电子或电子信息相关专业本科及以上学历;
2.熟悉CMOS工艺、层次及器件;
3.熟练使用Perl&Skill语言编写脚本;
4.能用RCX提取后仿真网表;
5.良好的中英文阅读、文档写作能力(英语六级);
6.吃苦耐劳,富有团队协作精神;有责任心、工作积极主动。

--------------------------------------------------------


1  负责开发基于MRAM特殊工艺技术的PDK;
2. 负责PDK的验证和质量管控.
3. 参与MRAM芯片全定制版图设计,包括存储单元,阵列,驱动,读,写电路及相关电路的全定制版图设计,寄生参数提取和物理验证。

岗位要求:
1. 计算机,电子工程,微电子及相关专业本科以上学历;
2. 三年以上相关领域经验,对半导体器件物理和先进的CMOS(40nm及以下工艺制程)制造、器件、测试等有全面的了解;
3. 熟悉PDK相关的EDA工具,包括Calibre和StarRC;
4. 熟悉模拟器件的工作原理及其版图实现,包括运算放大器,电压基准源,LDO, Driver等;


--------------------------------------------------------


岗位职责:
1、基于PAS平台/skill语言独立开发PDK library,包括pcell,callback,CDF,symbol view等;
2、独立完成PDK的仿真验证及物理验证; 
3、参与或独立完成DRC/LVS/RCX等工作;
4、学习Skill/TCL等脚本语言,实现PDK开发和验证的自动化;

任职要求: 
1、本科以上学历,微电子、电子信息工程或相关专业;
2、熟练掌握Cadence virtuoso,calibre/pvs/icv等相关EDA工具,熟悉DRC/LVS/LPE相关开发工具,悉器件物理结构、Layout Design Rule,了解器件spice model,了解半导体工艺流程、器件物理结构专业内容; 
3、具备PDK开发或验证能力,或具备DRC/LVS/RCX开发等多种或一种专业能力,具备Skill/TCL语言编程经验或其他Linux下脚本语言编程经验;
4、良好的沟通能力和团队合作精神,具备独立工作分析和解决问题的能力,良好的中英文读写和口头沟通能力。
  


--------------------------------------------------------

职位描述 
1、PDK development 
2、New DRAM technology strategy development 

岗位要求:
1、At least 10 years or beyond semiconductor process / device development experience 
2、Familiar with new technology design rules / PDK development 
3、Familiar with device test key design experience 
4、English communication skill is preferred

--------------------------------------------------------

岗位职责:
1.独立开发PDK library,包括Pcell、callback、CDF、symbol view等;
2.完成物理验证文件开发;
3.负责设计服务平台维护,为客户提供设计服务技术支持。

岗位要求:
1.熟悉集成电路设计相关知识;
2.熟悉Cadence virtuoso版图工具,熟悉PAS等PDK开发软件;
3.能够独立开发PDK library,DRC/LVS文件、Pcell等;
4.熟悉skill语言或TCL/perl等脚本语言;
5.良好的英语读写能力,良好的数字电路设计和验证技巧,能独立解决较复杂问题。
6.理工科及相关专业

--------------------------------------------------------

岗位职责/工作内容/岗位要求 
1.基于APS平台/skill语言独立开发PDK library,包括pcell, callback, CDF,symbol view
2.掌握Cadence virtuoso,calibre/pvs/icv等相关EDA工具,完成PDK的仿真验证及物理验证;
3.熟Layout Design Rule及spice model,根据客户及工艺的具体要求完成PDK/DRC/LVS 相关的开发
4.本科以上学历,微电子、电子信息工程或相关专业
5.具有1年以上PDK制作的工作经验、有一定编程能力,有Skill/TCL语言编程经验或其他Linux下脚本语言编程经验者优先、熟悉Cadence环境下的版图绘制工具,具备Pcell制作技巧,有Cadence APS or skill使用经验者优先
6.具备良好的沟通能力和团队合作精神,具备独立工作、分析和解决问题的能力,良好的中英文读写说能力 





联系方式:  support@microscapes.com.cn  
微信公众号:  microscapes8   
edaeda 2019/5/15 21:05:12 编辑 2 楼
针对有网友问: 该培训对找工作帮助大吗?
回答如下: 该细分领域目前国内没有系统的培训,如果参加了该培训,对从事该类细分领域的工作帮助很大。
表情

帮助文档 举报投诉 隐私条款 认证会员 联系我们
2005-2014 连理枝 Processed in 0.09 second(s)